从设计到量产，大规模算力
芯片IP和IC定制技术研讨会
在这个大语言模型时代，底层算力需求的快速增长为芯片产业带来了前所未有的机遇。为了加速国产算力芯片从设计到量产的进程，支持大模型等应用的发展，“从设计到量产，大规模算力芯片IP和IC定制技术研讨会”先后将于2月28日（北京）和3月1日（上海）举行。
此次研讨会将集结芯片产业链上下游的企业和技术专家，共同探索芯片设计、量产、封测、三维集成等领域的创新要素和产品落地的实践经验。
作为国内首家数字EDA供应商，思尔芯受邀参加本次研讨会，并发表重要技术演讲。思尔芯副总裁陈正国先生将围绕“大规模数字芯片设计的挑战与验证解决方案”这一主题进行演讲。探讨如何应对大算力时代下的大规模数字芯片设计中遇到的挑战，并提供高效的验证解决方案。
演讲信息
时间&地点
2024/2/28 14:00
腾讯北京总部大楼多功能厅
2024/3/5 14:00
上海浦东嘉里大酒店 3 楼浦东厅 5+6
题目
大规模数字芯片设计的挑战与验证解决方案
演讲人
陈正国
思尔芯副总裁
思尔芯热切期待业界人士的参与，共同讨论大模型等算力芯片的未来机遇与挑战。我们诚挚邀请您加入这场技术研讨会，共同见证创新技术的飞跃与发展。
-889.png)
