Design Exploration
设计出合适的产品远比把产品设计好要重要得多。因此更早的进行设计思路的探究和构建工作演示的能力，将大大提高产品成功上市的概率。
透过建立模型的方式，来进行设计架构的探索，定订各个层级模块的规格，确保设计能符合最终系统在效能、功耗上的需求，正扮演这举足轻重的脚色。
设计中的问题发现的越早，我们才能更快更好的改正它，并因此而节省数周或数月的开发时间。结合架构设计与硬件仿真，不但能更早更精确地发现问题，而且效率会是软件仿真的百倍甚至千倍。因此在早期的架构设计中，透过架构设计与硬件仿真工具的结合来评估处理器、高速缓冲大小和总线带宽，是至关重要的方法。
S2C 的 Genesis 架构设计工具结合 Prodigy 原型验证平台能够结合 ESL 模型和运行在 FPGA 实际的硬件设计，从而实现早期的设计探究。通过使用高吞吐率、低延时、基于 AXI 事务级的接口，用户可以将系统级仿真和基于 FPGA 的原型环境有效连接起来。
借助下列 S2C 的 Genesis 架构设计工具和 Prodigy 原型验证平台，客户可以实现早期的设计探究工作：
-889.png)
