产品服务
显著缩短芯片设计验证周期

「 芯神瞳 」 自动原型编译软件

芯神瞳自动原型编译软件 Player Pro 是 S2C 针对逻辑矩阵 LX,逻辑系统 LS 和逻辑模块 LM 等原型验证产品所开发的全面设计自动化编译、调试和控制软件。功能包括:FPGA 设计分割与配置、远程系统监测与控制、以及多 FPGA 系统的深度调试, 进而加速系统的开发进程。其主要特点是:


  • 更快的分割引擎支持十亿门等级设计

  • 增强 Pin-Multiplexing 模块使系统性能提高 50%

  • 灵活支持多 Pin-Multiplexing 比率

  • 通过优化的 Black-Box 技术节省多达 70% 的时间

  • 全自动 TCL 脚本支持


PP.png

特点与优势


编译

集成的图形化界面和 Tcl 脚本接口,可以简单高效的实现设计综合、编译和分割到多 FPGA ,并生成相应的设计 bin 文件。


自动编译流程

Player Pro 可通过图形化的界面引导,一步一步地完成所有编译步骤。当整个设计的编译流程完成一次后,即可以通过 Tcl 模式自动执行 ECO 流程。

  • 设计导入

  • 设置内部探针信号

  • 调用综合工具综合

  • 设计分割

  • I/O 管脚分配

  • 运行布局布线

  • 生成执行文件


I / O 管脚分配

Player Pro 集成了 S2C 子板 I/O 管脚对应关系的库文件,并将其自动匹配到 I/O 连接器。基于图形界面的时钟和 I/O 管脚属性分配最小化了人为出错的几率。


设计分割

  • 自动或手动分割设计到多块 FPGA 板

    - 用户指导分割配置以实现性能优化

    - 用户可灵活配置互连线缆的连接方案

  • 用户可将资源占比高的模块设置成黑盒以节省设计分割的时间

  • 通过优化 TDM 的实现以提高系统性能

  • 管脚复用逻辑自动插入,待复用管脚信号预检,以获得更好的性能

  • 时序预估功能可以帮助用户快速了解设计分割后的系统性能


实时控制

对于已经编译好的设计,用户可以在同样的 Player Pro 界面内,通过以太网或 USB 连接实现对 Logic Module 和 Logic System 的实时控制。锁定和解锁机制允许多个用户同时使用一个系统。


多FPGA配置

Player Pro 可以通过 USB 或以太网接口将设计 • 文件下载到 FPGA 内。它还可以将设计写入 Logic Module 或 Logic System 上的 SD 卡内, 并从 SD 卡下载设计文件。


远程系统控制

所有系统功能都可以通过 USB 或以太网进行远程控制。

  • SD 卡插入时系统自动监测

  • 轻松地监测 I/O 电压、电流和温度

  • 自动识别插入子卡类别

  • 在同一控制台下,方便地控制多个 Logic Modules 和 Logic Systems


硬件自检测

Player Pro 通过一步步的向导,帮助用户快速检查潜在的 I/O 引脚、互连线、以及时钟线的通断状况。 用户还可以检验确认全局时钟频率和 I/O 电压设置。


虚拟 ”SWs 和 LED”

Player Pro 提供了一些虚拟开关和指示灯,可以像真实的硬件一样使用。

  • 虚拟状态灯可用于快速监测设计的状态

  • 虚拟按钮和开关可用于快速设置设计的输入条件

  • 虚拟串口用于设计的固件调试


调试设置

Player Pro 支持预先选择或设定待触发或追踪的内部信号,从而实现强大的多 FPGA 联合调试功能。主要内容包括:


集成的内部电路调试设置

  • 可标记 FPGA 内部信号,以防综合时被优化

  • 内部探针信号会根据设计分割的结果自动分配到 多颗 FPGA 内

  • 通过同一控制台设置多颗 FPGA 的触发和跟踪信号


设置大量的内部探针,无需重新编译

  • 可标记不限数量的 FPGA 内部探针信号

  • 在 FPGA 无需重新编译的情况下,每 FPGA 可以追踪 到最多 16K 探针信号(8 组,每组 2K 探针信号)


Multi-FPGA 调试

当多 FPGA 联合调试设置准备就绪时,可以选配 Multi-Debug Module (MDM)。MDM 包含多 FPGA 调试设置的 Player Pro 软件,以及外部 MDM 硬件。其功能包括:


触发条件设置规范

用户可以通过 Player Pro 调试面板轻松地设置触发事件和组合事件。

  • 触发事件支持:==、!=、>=、<=、>、< 和计数

  • 虚拟按钮和开关可用于快速设置设计的输入条件

  • 支持最多 8 个事件触发模块的组合


多FPGA 同时调试 (需要 MDM2X 硬件)

  • 使用单个逻辑分析器调试多颗 FPGA

  • 通过高速收发器将多颗 FPGA 的触发和跟踪数据传输给 MDM2X

  • 编写 VCD/FSDB 格式的采样数据以供分析

  • 外部存储器支持最多存储 8GB 的波形


参数配置

适用的硬件

  • 编译:VU, VU+, KU, S10 and A10

  • 实时控制:VU, VU+, KU, S10 and A10

  • 调试设置:VU, VU+, S10 and KU


适用的 OS

  • Windows 7/10 64-bit

  • Red Hat Enterprise Linux 6.6/7.6 64-bit

  • Ubuntu Linux 14.04/16.04 64-bit

  • CentOS 7.4 64-bit


适用的语言

  • Verilog / VHDL

  • System Verilog

  • EDIF


获取原型验证方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下工具?
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
TOP