加入我们
成就每一个芯梦想
f4_zi.png
为什么选择国微思尔芯?

招聘列表
请把你的简历发送到:hr@s2ceda.com, 并注明申请的职位名称。
地点
  • 深圳
  • 西安
  • 广州
  • 北京
  • 上海
职位类型
  • 社招
  • 校招
  • 实习
产品经理
地点:上海
工作经验:0-3

工作内容:

1. 分析市场情况,进行市场调研,挖掘客户需求,搜集市场情报,进行竞争分析;

2. 建立和维护销售和市场宣传品,包括白皮书,幻灯片,成功案例等;

3. 识别提高客户生产力的创新机会,协助新产品规格制定及路线图规划;

4. 综合市场与技术两个层面进行产品的行销工作;

5. 与销售部门定期沟通,举办面向销售、渠道和客户的产品培训,解决销售反馈的问题,收集需求;


岗位要求:

1. 电子类专业本科 3 年及以上相关工作经验,熟悉 FPGA、EDA 及 SoC 设计流程者优先;

2. 熟练使用 PowerPoint、Word 和 Excel 等工具;

3. 优秀的文档制作及宣讲能力;

4. 中英文书写和口语沟通能力优秀;

5. 有 FPGA 或 EDA 应用工程师或设计工程师经验者优先;

原型验证工具技术支持工程师
地点:上海
工作经验:0-3

工作内容:

1. 为销售团队和客户提供技术支持;

2. 开发基于 FPGA 原型系统的参考设计;

3. 执行客户服务项目;

4. 调查新产品并分析有竞争力的产品。

岗位要求:

1. 熟悉 Verilog 或 VHDL 和 FPGA 仿真工具;

2. 熟悉商业 FPGA 设计工具;

3. 熟悉 Xilinx 或 Altera FPGA、ASIC 到 FPGA 设计内存建模,调优 FPGA 时序约束;

4. 良好的英语语言技能(阅读/写作技能);

5. 有良好的沟通和表达能力;

6. 能适应出差;

7. 有 SoC 设计经验者优先;

8. 有开发或使用数字或模拟商业 IP 的经验者优先;

9. 有硬件经验者优先;

10. 有 C、C++ 或 SystemC 经验者优先;

11. 有 Perl 或 TCL 经验者优先;


FPGA 原型工程师
地点:上海
工作经验:0-2

工作内容:

1. 开发基于 FPGA 原型系统的参考设计;

2. 执行客户服务项目;

3. 新产品调研;

4. 产品应用范例开发;


岗位要求:

1. 至少 2 年以上的 RTL 设计经验。熟练掌握 Verilog,VHDL 以及仿真工具的使用;

2. 了解 FPGA 原型设计分割技术,熟悉商业 FPGA 分割工具的使用,同时也有手动分割复杂 SOC 设计到多颗 FPGA 的经验;

3. 了解 Altera 或Xilinx FPGA 的使用,具有将 ASIC 设计转到 FPGA 设计的 Memory Modeling, 时序调整和优化的板级调试经验;

4. 有 SoC 设计经验者优先;

5. 有数字或模拟 IP 的开发或使用经验者优先;

6. 有 C, C++ 或 SystemC 的使用经验者优先;

7. 有 Perl 或 TCL 的使用经验者优先;

8. 具有良好的英语水平(读,写熟练以及口语流利);

9. 能够进行商务旅行(国际或国内);


技术工程师
地点:上海
工作经验:0-3

工作内容:

1. 进行各种项目的技术营销活动,引发市场需求,产生潜在客户;

2. 市场推动之技术内容写作,白皮书,投影片与博客,教育客户,激发客户采用公司解决方案;

3. 展览技术程序开发,演示,进行网络研讨会;

4. 产品竞争力分析,市场研究分析;

5. 新技术了解评估;

6. 与销售,技术支持部门一起工作;

7. 传达各种营销计划,产品核心信息,培训销售团队,收集市场反馈;



岗位要求:

1. 计算机科学/工程,电子或紧密相关领域的学位;

2. 技术写作经验;

3. 产品营销 或 技术营销 或 应用工程或数字营销;

4. 使用 EDA 软件工具或流程:数位电路设计仿真或 SoC 架构 或 原型,仿真 或 形式验证或 ESL;

5. IC 验证技术背景;

6. EDA 行业经验。


算法工程师
地点:上海
工作经验:0-3

工作内容:

1. 负责对电路网络数据的建模,以及特征抽象;

2. 负责超图规划、分割与优化算法的开发及优化;

3. 负责对多权重超图数据的分析;

4. 负责海量大数据的分析,抽象,建模及处理


岗位要求:

1. 精通 C/C++/建模语言开发;精通 LINUX 开发;

2. 精通图论,有过路径规划,超图分割及相关算法开发经验优先;

3. 具有较深的数学功底,在问题抽象以及数学建模方面有较深的积累;

4. 重点大学数学、计算科学、计算机等相关专业博士或者硕士 3 年以上工作经验,有微电子设计相关软件行业经验优先;

5. 有 EDA 软件开发经验,可不受学历限制;

6. 英语读写熟练,听说表达能力熟练;

7. 良好的沟通交流能力,抗压攻坚能力和团队合作精神;


编译器工程师
地点:上海
工作经验:0-3

工作内容:

1. 参与编译器的架构设计与开发,并结合前沿技术如 AI,多核加速等,提供高性能编程解决方案;

2. 开发仿真/原型系统的运行期的代码;

3. 开发仿真/原型系统的测试;

4. 具有算法和数据结构设计经验;

5. 具有软件测试方法的经验;

岗位要求:

1. 计算机、软件相关专业硕士及以上学历,三年及以上;

2. 有 C/C++ 语言开发经验、Linux 或嵌入式开发经验,GCC, LLVM 或其他编译器开发经验者优先考虑;

3. 对计算机体系结构有深入理解,熟悉编译原理和算法实现;

4. 有 Verilog、VHDL 或系统 Verilog 经验者优先;

5. 需要良好的沟通技巧,注意细节,能够在多地/多人合作项目中工作;

原型验证工具技术支持工程师
地点:深圳
工作经验:0-3

工作内容:

1. 为销售团队和客户提供技术支持;

2. 开发基于 FPGA 原型系统的参考设计;

3. 执行客户服务项目;

4. 调查新产品并分析有竞争力的产品。


岗位要求:

1. 熟悉 Verilog 或 VHDL 和 FPGA 仿真工具;

2. 熟悉商业 FPGA 设计工具;

3. 熟悉 Xilinx 或 Altera FPGA、ASIC 到 FPGA 设计内存建模,调优 FPGA 时序约束;

4. 良好的英语语言技能(阅读/写作技能);

5. 有良好的沟通和表达能力;

6. 能适应出差;

7. 有SoC设计经验者优先;

8. 有开发或使用数字或模拟商业IP的经验者优先;

9. 有硬件经验者优先;

10. 有 C、C++ 或 SystemC 经验者优先;

11. 有 Perl 或 TCL 经验者优先。


FPGA 原型工程师
地点:深圳
工作经验:0-3

工作内容:

1. 开发基于 FPGA 原型系统的参考设计;

2. 执行客户服务项目;

3. 新产品调研;

4. 产品应用范例开发;


岗位要求:

1. 至少 2 年以上的 RTL 设计经验。熟练掌握 Verilog,VHDL 以及仿真工具的使用;

2. 了解 FPGA 原型设计分割技术,熟悉商业 FPGA 分割工具的使用,同时也有手动分割复杂 SOC 设计到多颗 FPGA 的经验;

3. 了解 Altera 或 Xilinx FPGA 的使用,具有将 ASIC 设计转到 FPGA 设计的 Memory Modeling, 时序调整和优化的板级调试经验;

4. 有 SoC 设计经验者优先;

5. 有数字或模拟 IP 的开发或使用经验者优先;

6. 有 C, C++ 或 SystemC 的使用经验者优先;

7. 有 Perl 或 TCL 的使用经验者优先;

8. 具有良好的英语水平(读,写熟练以及口语流利);

9. 能够进行商务旅行(国际或国内);


编译器工程师
地点:深圳
工作经验:0-3

工作内容:

1. 参与编译器的架构设计与开发,并结合前沿技术如 AI,多核加速等,提供高性能编程解决方案;

2. 开发仿真/原型系统的运行期的代码;

3. 开发仿真/原型系统的测试;

4. 具有算法和数据结构设计经验;

5. 具有软件测试方法的经验;

岗位要求:

1. 计算机、软件相关专业硕士及以上学历,三年及以上;

2. 有 C/C++ 语言开发经验、Linux 或嵌入式开发经验,GCC, LLVM 或其他编译器开发经验者优先考虑;

3. 对计算机体系结构有深入理解,熟悉编译原理和算法实现;

4. 有 Verilog、VHDL 或系统 Verilog 经验者优先;

5. 需要良好的沟通技巧,注意细节,能够在多地/多人合作项目中工作;

算法工程师
地点:深圳
工作经验:0-3

工作内容:

1. 负责对电路网络数据的建模,以及特征抽象;

2. 负责超图规划、分割与优化算法的开发及优化;

3. 负责对多权重超图数据的分析;

4. 负责海量大数据的分析,抽象,建模及处理

岗位要求:

1. 精通 C/C++/建模语言开发;精通 LINUX 开发;

2. 精通图论,有过路径规划,超图分割及相关算法开发经验优先;

3. 具有较深的数学功底,在问题抽象以及数学建模方面有较深的积累;

4. 重点大学数学、计算科学、计算机等相关专业博士或者硕士 3 年以上工作经验,有微电子设计相关软件行业经验优先;

5. 有 EDA 软件开发经验,可不受学历限制;

6. 英语读写熟练,听说表达能力熟练;

7. 良好的沟通交流能力,抗压攻坚能力和团队合作精神;

编译器工程师
地点:西安
工作经验:0-3

工作内容:

1. 参与编译器的架构设计与开发,并结合前沿技术如 AI,多核加速等,提供高性能编程解决方案;
2.开发仿真/原型系统的运行期的代码;
3.开发仿真/原型系统的测试;
4.具有算法和数据结构设计经验;
5.具有软件测试方法的经验;


岗位要求:

1. 计算机、软件相关专业硕士及以上学历,三年及以上;

2. 有 C/C++ 语言开发经验、Linux或嵌入式开发经验,GCC, LLVM 或其他编译器开发经验者优先考虑;

3. 对计算机体系结构有深入理解,熟悉编译原理和算法实现;

4. 有Verilog、VHDL或系统Verilog经验者优先;

5. 需要良好的沟通技巧,注意细节,能够在多地/多人合作项目中工作;

算法工程师
地点:西安
工作经验:0-3

工作内容:

1. 负责对电路网络数据的建模,以及特征抽象;

2. 负责超图规划、分割与优化算法的开发及优化;

3. 负责对多权重超图数据的分析;

4. 负责海量大数据的分析,抽象,建模及处理;


岗位要求:

1. 精通 C/C++/建模语言开发;精通 LINUX 开发;

2. 精通图论,有过路径规划,超图分割及相关算法开发经验优先;

3. 具有较深的数学功底,在问题抽象以及数学建模方面有较深的积累;

4. 重点大学数学、计算科学、计算机等相关专业博士或者硕士 3 年以上工作经验,有微电子设计相关软件行业经验优先;

5. 有 EDA 软件开发经验,可不受学历限制;

6. 英语读写熟练,听说表达能力熟练;

良好的沟通交流能力,抗压攻坚能力和团队合作精神;


获取原型验证方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下工具?
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
TOP