FPGA 原型性能可能无法达到目标 SoC/ASIC 的实际性能。造成这种性能差异的原因通常有两个：FPGA 限制和 PCB 板限制。
无论您是在设计或验证极其复杂的尖端设计还是更主流的设计，FPGA 原型都可以帮助您以最大的优势实现目标。要充分利用 FPGA 原型，关键是要很好地理解这项技术的工作原理，以及与您的设计和验证需求相匹配的 FPGA 原型解决方案。
SoC 的规模和复杂性正以指数级的速度增长。根据 Gary Smith 在 2013 年国际半导体技术路线图大会上的主旨演讲，潜在可用的 SoC 栅极数量将从 2014 年的 4.2 亿个增至 2020 年的 16.8 亿个。国际商业策略（IBS）报告指出，软件开发和硬件验证是 SoC 设计总成本的两个主要因素。Semico Research 2012 年的一份报告得出了类似的结论。
与设计人员可以随时看到任何信号的模拟不同，信号映射到 FPGA 时可能很难定位，甚至更糟。即使在您确定了信号的位置之后，也可能很难捕获您希望观察该信号的时间段，因为 FPGA 以实际速度运行，并且您无法连续捕获和存储该信号的波形。因此，需要一种触发和波形存储电路在 FPGA 中进行调试。让我们看看目前流行的两种方法：外部逻辑分析器和内部逻辑分析器。
RTL 的功能验证始于设计者对大量块内电路状态和纳秒级精确转换的系统级行为的全面解释，以及它们相关的位精确总线行为。它需要定义大量详细的场景来执行这些行为，同时为这些场景创建大量的刺激/预期响应，并进行通常以百万分之一实际芯片速度运行的模拟。通常采用 ASIC 仿真器或 FPGA 原型来加快仿真速度。
H.264 的实现非常复杂，因此大多数设计人员宁愿选择成熟的、经过验证的 H.264 知识产权（IP）而不是自己开发，以缩短上市时间并显著降低风险。然而，选择适当的商业 IP 核（例如 H.264 编码器 IP 核）并不是直截了当的。项目经理必须平衡各种因素，如特性、性能、模具尺寸、功耗、成熟度、价格、支持和路线图，以确定项目的最佳核心。不幸的是，在 IP 实际获得许可之前，这些决策因素中的许多很难确定。
-889.png)
