CCF CFTC 2023演讲预告:思尔芯研讨后摩尔时代的Chiplet系统设计最优化路径

CCF CFTC 2023演讲预告:思尔芯研讨后摩尔时代的Chiplet系统设计最优化路径
2023-07-05

2023年7月28日至30日,备受期待的第二十届全国容错计算学术会议(CCF CFTC 2023), 即将在江苏常州举行。本次大会由中国计算机学会(CCF)主办,CCF容错计算专业委员会和南京大学承办,预期将吸引超过500名国内外专家学者和产业领袖参加,是国内最大的测试、容错、可信、硬件安全等领域的学术会议。

在这个盛会上,作为业内知名的数字前端EDA专家,思尔芯(S2C)将以主题演讲和展台推介的方式展示其核心产品和应用案例。与会者将有机会深入探讨和交流容错计算、集成电路测试、软件测试、硬件安全、集成电路设计自动化、可信计算等领域的最新研究和发展趋势。

随着集成电路生产工艺步入后摩尔时代,我们看到由于芯片性能接近“物理极限”,研发成本显著提升,传统依赖于工艺微缩带来的性能提升、功耗降低和成本降低的优势正在逐步消失。在这样的环境中,一种新的设计策略——Chiplet技术,应运而生,为芯片设计带来了全新的解决方案。思尔芯紧跟这一趋势,利用其架构设计软件——芯神瞳,实现了Chiplet系统设计的最优化。

思尔芯的芯神瞳集成电路架构设计软件可用于构建复杂的异类Chiplet系统架构模型,在芯神瞳软件的核心计算模型(MoC)基础上, 可以构建Chiplet系统所需的多种部件,如Chiplet互联协议(UCIE)、计算单元、存储器、数字模拟模块、物理联线模型等。用户通过芯神瞳可以进行Chiplet系统的建模、分析、优化,以及设计空间探索和性能评估。

此外,芯神瞳在设计初期就可以帮助工程师找到芯片间互连性能与可用性之间的最佳平衡,从而达到设计优化。这种方法将大大提高设计效率,降低设计难度,推动后摩尔时代的集成电路设计创新。

思尔芯产品经理梁琪将在会议上发表该主题演讲,详述如何利用思尔芯的芯神匠集成电路架构设计软件,构建复杂的异类Chiplet系统架构模型,并在设计早期平衡片间互连的性能和可用性的限制,得到最优化设计方案。


演讲信息

时间
2023/7/29 周六 
16:00 - 16:25
题目

使用芯神瞳架构设计软件实现Chiplet系统设计的最优化


思尔芯产品经理 梁琪 .png

演讲人
梁琪

思尔芯产品经理

此外,思尔芯将亮相其高性能、多语言混合的商用软件仿真工具芯神驰、企业级硬件仿真系统芯神鼎、多组合原型验证解决方案芯神瞳、一站式架构设计软件芯神匠等,涵盖了芯片前端设计验证的完整流程,从早期的芯片规划验证到软硬件协同验证都有相应的解决方案。

本次CCF CFTC 2023将于2023年7月28-30日常州中吴酒店举行此次学术盛会旨在通过高质量的前沿技术报告、学术报告、论坛等形式,为各界专家、学者提供一个深入研讨、广泛交流容错计算技术的研究进展和发展趋势的平台。思尔芯将此次会议视作一个积极参与行业交流,与同行深入探讨产品及行业趋势,展示其核心产品和技术力量的重要机会。欢迎各位同仁前来交流与研讨,与思尔芯共同探讨未来的科技前沿。

让我们期待思尔芯在本次会议上的精彩表现,共同探讨和展望容错计算技术的未来发展。




获取方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下原型验证配套工具? (可多选)
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
您是否需要其他工具资讯?(可多选)
架构设计
软件仿真
硬件仿真
数字调试
形式验证
想要更多了解,您是否需要产品选型指南?
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
企业微信咨询
TOP
企业微信咨询