System Validation
验证设计的功能行为是设计和验证流程中的关键步骤。真正的难点在于如何对设计进行真实的验证。通常的做法是通过仿真等手段，而并非在实际环境中验证。例如： 利用仿真可以对部分模块进行评估，因为它不能涵盖多个 IP 一起协同工作，这种不准确的方式可能会导致严重的错误。为了全面的了解设计的行为模型，待验证的 设计需要在实际的硬件上运行。即使这样做了，在执行过程中也可能因为速度过慢而不能达到实时验证的需求。为了克服这些问题，设计者门已经开始建立他们自己的 FPGA 原型验证环境，以确保设计行为的速度。但是自己在公司内建立原型系统往往因为自身的局限而变得很棘手。
除了透过原型验证系统，进行硬体在环（hardware-in-the-loop）的系统检验之外，在规划得宜的项目工作流中，还能利用架构设计时的探索环境，作为系统检验所需的输入激励（stimulus）与输出设备，拓展为虚实共存的系统检验环境。
通过 S2C 提供的现成的、可扩展且灵活的 FPGA 原型系统有效的解决了上述挑战中提及的问题。我们的技术是目前市场上性能最高的 FPGA 技术，运行速度比仿真加速器还快。验证环境可以快速的构建并通过 S2C 庞大的子板库进行扩展。同时可靠的技术和一流的客户支持将保障您专注于自己的工作。
借助下列 S2C 的解决方案，客户可以更好的进行系统验证：
-889.png)
