SoC 设计流片失败的主要原因在哪?

SoC 设计流片失败的主要原因在哪?
2022-08-08

SoC设计为什么那么难?

过来人的经验之谈竟成为业内的金科玉律?内行人摩尔就做到了,“IC上可容纳的晶体管数目,约每隔18个月便会增加一倍,性能也将提升一倍。”

从此,芯片的发展走向不能说雷同,可以说是一模一样。尺寸越来越小,规模却越来越大。指甲盖大小的芯片里放上亿个晶体管,制造工艺已经到了肉眼不可见的纳米级,只能用极紫外光刻来完成。指数级增长的集成度和复杂度,直接导致整个芯片研发成了一件特别烧钱的事儿。想要SoC设计成功,困难程度不亚于西天取经。但SoC验证极其复杂,约占整个研发时间的70%。想要缩减开发周期,必须将系统软件开发验证和投片前验证并行,这使得原型验证的优势远超过其他。

流片失败的主要原因有哪些?

流片,通往芯片设计成功的必经之路,但失败也是家常便饭。流片失败的原因有很多,其中逻辑或功能上的错误几乎占所有因素的50%。而设计错误又占整个功能缺陷的50%~70%,成工程师们的头号大敌。因此,验证是SoC设计决定成败的关键,毕竟这个社会可没有流片的保险可以买。

但SoC验证极其复杂,约占整个研发时间的70%。想要缩减开发周期,必须将系统软件开发验证和投片前验证并行,这使得原型验证的优势远超过其他。

一个成熟的原型验证解决方案有多重要?

过去,一些工程师会选择自己制作原型验证板,但复杂的设计分割,时序优化,上板调试等问题,需要工程师扎实且丰富的经验。再加上大规模设计的爆发,整个开发周期变得极其紧张。

工程师急需一个成熟的面向大规模SoC设计的完整原型验证解决方案。目前,只有少数一些领先的原型验证系统方案提供商可以满足。


获取方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下原型验证配套工具? (可多选)
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
您是否需要其他工具资讯?(可多选)
架构设计
软件仿真
硬件仿真
数字调试
形式验证
想要更多了解,您是否需要产品选型指南?
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
企业微信咨询
TOP
企业微信咨询