使用S10M上的SW和LED引脚配置为1.8V时quartus编译报错-IC设计验证/原型验证技术问题，使用中产生的问题-思尔芯 | S2C

联系电话:

产品服务

架构设计

软件仿真

硬件仿真

原型验证

形式验证

数字调试

EDA云

【选型指南】

Genesis Architect芯神匠架构设计软件

架构设计工具

技术IP模块库

PegaSim芯神驰软件仿真工具

软件仿真工具

OmniArk芯神鼎硬件仿真系统

硬件仿真系统

Prodigy芯神瞳原型验证解决方案

逻辑矩阵 LX

逻辑系统 LS

逻辑模块 LM

自动原型编译软件

深度调试套件

协同仿真软件

外置应用库

EsseFormal芯天成形式验证平台

形式化等价性验证 EsseFECT

组合逻辑等价性验证 EsseFCEC

模型检查
EsseFPV

连接性检查
EsseCC

覆盖不可达性检查 EsseUNR

Claryti芯神觉数字电路调试软件

数字电路调试软件

EDA云

选型指南

产品选型指南

解决方案

精准芯策略

技术文档

科普视频

其他视频

FAQ

线上研讨会

公司概况

最新资讯

加入我们

联系我们

获取方案

使用S10M上的SW和LED引脚配置为1.8V时quartus编译报错

要使用3VIObank[U10/U12/U20/U22]中的1.2V/1.5/1.8V/2.5V，需要在qsf文件中添加约束：USE_AS_3V_GPIO。

上一篇：在使用lvds时pll的ip文件需要优先于其它ip先编译否则报错

下一篇： ZYNQ flash启动问题

相关问题

搜索更多资讯

加入我们

加入我们

白皮书

白皮书

书籍

培训课程

培训课程

获取方案

姓名*

公司*

电话*

职务*

邮箱*

所在城市

您在设计什么类型的芯片？

设计中含的ASIC门容量为？

500万 - 2千万

2千万 - 5千万

5千万 - 1亿

1亿 - 10亿

大于10亿

您倾向于使用哪款FPGA？

赛灵思 VU440

赛灵思 KU115

赛灵思 VU19P

赛灵思 VU13P

赛灵思 VU9P

英特尔 S10-10M

英特尔 S10-2800

不太确定，需要专业建议

您需要什么样的FPGA配置？

单颗FPGA

双颗FPGA

四颗FPGA

八颗FPGA

不太确定，需要专业建议

您需要什么样的外设接口？

您需要多少数量的原型验证平台？

您是否需要以下原型验证配套工具? （可多选）

分割工具

多FPGA调试工具

协同建模工具（允许大量数据在 FPGA 与 PC 主机之间进行交互）

您什么时间内需要使用到我们产品？

0-6个月

6-12个月

大于12个月

不太确定

您是否需要其他工具资讯？（可多选）

架构设计

软件仿真

硬件仿真

数字调试

形式验证

想要更多了解，您是否需要产品选型指南？

是

否

其他

提交

您也可直接拨打电话：400 8888 427 或添加企业微信

电话咨询

微信咨询

企业微信咨询

TOP

企业微信咨询