首页

产品服务

架构设计
软件仿真
硬件仿真
原型验证
形式验证
数字调试
EDA云
【选型指南】
Genesis Architect芯神匠 架构设计软件
架构设计工具
技术IP模块库
演示案例
PegaSim芯神驰 软件仿真工具
软件仿真工具
OmniArk芯神鼎 硬件仿真系统
硬件仿真系统
Prodigy芯神瞳 原型验证解决方案
逻辑矩阵 LX
逻辑系统 LS
逻辑模块 LM
自动原型编译软件
深度调试套件
协同仿真软件
外置应用库
EsseFormal芯天成 形式验证平台
形式化等价性验证 EsseFECT
组合逻辑等价性验证 EsseFCEC
模型检查
EsseFPV
连接性检查
EsseCC
覆盖不可达性检查 EsseUNR
Claryti芯神觉 数字电路调试软件
数字电路调试软件
EDA云
EDA云服务
EDA云软件
选型指南
产品选型指南

解决方案

精准芯策略
验证工具
热门应用
设计阶段

客户案例

热门资源

技术文档
科普视频
其他视频
FAQ
线上研讨会

关于我们

公司概况
最新资讯
加入我们
联系我们
获取方案
EN
JP
热门资源
FAQ
vivaod 2020.1综合后通过write_edif命令导出的edf网表文件用文本编辑器打开是字符乱码，不可阅读，不可更改，如何解决？

已与Xilinx官方确认，该问题是Vivado工具bug，可以通过使用vivado2020.2.2版本并安装AR76191补丁包解决。

上一篇： 集成式MDM Pro的trace信号可以最多可以设置8组，即8个group，抓数时如何确定当前抓数的总位宽？
返回列表
下一篇： 在基于PPro工具做tdm partitioning前，需要对用户设计做哪些检查和软硬件验证平台适配工作？
相关问题
搜索更多资讯
加入我们
加入我们
白皮书
白皮书
书籍
书籍
培训课程
培训课程

获取方案

您在设计什么类型的芯片？
设计中含的ASIC门容量为？
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA？
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
AMD VP1802
AMD VP1902
英特尔 S10-10M
英特尔 S10-2800
不太确定，需要专业建议
您需要什么样的FPGA配置？
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定，需要专业建议
您需要什么样的外设接口？
您需要多少数量的原型验证平台？
您是否需要以下原型验证配套工具? （可多选）
分割工具
多FPGA调试工具
协同建模工具（允许大量数据在 FPGA 与 PC 主机之间进行交互）
您什么时间内需要使用到我们产品？
0-6个月
6-12个月
大于12个月
不太确定
您是否需要其他工具资讯？（可多选）
架构设计
软件仿真
硬件仿真
数字调试
形式验证
想要更多了解，您是否需要产品选型指南？
是
否
其他
提交
输入您的电话，我们即刻给您回电
输入您的电话
验证码
提交
您也可直接拨打电话：400 8888 427 或添加企业微信
微信咨询
电话咨询
微信咨询
企业微信咨询
TOP
企业微信咨询