P-PM-DDR4子卡在VU Logic System上使用有哪些限制和要求？-IC设计验证/原型验证技术问题，使用中产生的问题-思尔芯

P-PM-DDR4子卡在VU Logic System上使用有哪些限制和要求？

P-PM-DDR4子卡除了在硬件安装上不能存在物理冲突之外，使用MIG IP核时，需要使用HP BANK, 且要求IO BANK连续不能跨SLR，同时，参考时钟所在BANK需要与DQ在同一列（P-PM-DDR4子卡板载的参考时钟已满足该要求，故不会产生冲突）。

上一篇：在基于PPro工具做tdm partitioning前，需要对用户设计做哪些检查和软硬件验证平台适配工作？

返回列表

下一篇：使用Intel 10M 多die FPGA时，设计中使用DIB IP 后，在完成F1程序下载，开始下载F2程序时Quarts软件报错，可能的原因有哪些？

加入我们

白皮书

书籍

培训课程

获取方案

姓名*

公司*

电话*

职务*

邮箱*

所在城市

您在设计什么类型的芯片？

设计中含的ASIC门容量为？

500万 - 2千万

2千万 - 5千万

5千万 - 1亿

1亿 - 10亿

大于10亿

您倾向于使用哪款FPGA？

赛灵思 VU440

赛灵思 KU115

赛灵思 VU19P

赛灵思 VU13P

赛灵思 VU9P

AMD VP1802

AMD VP1902

英特尔 S10-10M

英特尔 S10-2800

不太确定，需要专业建议

您需要什么样的FPGA配置？

单颗FPGA

双颗FPGA

四颗FPGA

八颗FPGA

不太确定，需要专业建议

您需要什么样的外设接口？

您需要多少数量的原型验证平台？

您是否需要以下原型验证配套工具? （可多选）

分割工具

多FPGA调试工具

协同建模工具（允许大量数据在 FPGA 与 PC 主机之间进行交互）

您什么时间内需要使用到我们产品？

0-6个月

6-12个月

大于12个月

不太确定

您是否需要其他工具资讯？（可多选）

架构设计

软件仿真

硬件仿真

数字调试

形式验证

想要更多了解，您是否需要产品选型指南？

是

否

其他

提交

加入我们

白皮书

书籍

培训课程

获取方案

输入您的电话，我们即刻给您回电

您也可直接拨打电话：400 8888 427 或添加企业微信