逐浪IDAS 2024:思尔芯展示RISC-V图形化显示与联合仿真创新

逐浪IDAS 2024:思尔芯展示RISC-V图形化显示与联合仿真创新
2024-09-25

2024年9月23日至24日,备受瞩目的第二届设计自动化产业峰会(IDAS 2024)在上海张江顺利举行。本次峰会以“逐浪”为主题,与产业上下游头部企业、高校、科研院所等共探EDA及集成电路领域的无限可能。作为国内首家数字EDA企业,思尔芯受邀亮相此次峰会。

思尔芯展示RISC-V图形化显示与联合仿真创新.jpg

思尔芯展示RISC-V图形化显示与联合仿真创新.jpg

展会现场,思尔芯更是以完善的数字前端EDA解决方案亮相,通过生动的现场Demo体验,向与会者全方位展示了技术实力与创新成果。其中,RISC-V香山图形化显示项目作为RISC-V架构芯片设计作为典型代表,不仅凸显了思尔芯在原型验证技术领域的深厚积累,也为RISC-V架构的多元化应用探索树立了行业典范。

此外,思尔芯还展示了联合仿真Demo,同样吸引了众多与会者的目光。该Demo由思尔芯“芯神匠”架构设计与“芯神驰”软件仿真组成。近年来,随着半导体行业的快速发展,联合仿真技术对于提升设计验证效率与关键部件的验证是一种重要的手段。它通过整合软硬件资源,构建了一个能够集成并协调多个仿真系统与现实系统运行的联合仿真平台。

思尔芯的“芯神匠”架构设计工具,该平台能够一站式完成架构设计、设计验证,并通过不同抽象层次的建模仿真优化IP、SoC及系统。思尔芯的联合仿真框架不仅基于图形化的架构建模方式,提供了直观易用的操作界面,还通过紧密结合架构建模与混合仿真验证,实现了对设计错误的快速发现与精确定位,极大地提升了设计效率与质量。尤为值得一提的是,“芯神匠”还可与思尔芯的其他EDA工具,例如芯神鼎硬件仿真、芯神瞳原型验证等无缝对接,实现混合仿真,这种高度集成的解决方案进一步增强了设计验证的全面性和准确性。

思尔芯通过其创新的Demo,不仅展示了公司在EDA领域的技术实力和创新能力,更为行业内外提供了宝贵的实践经验和启示。未来,随着半导体技术的不断进步和市场需求的日益多样化,思尔芯将继续深耕数字EDA领域,不断优化自有EDA工具,以市场为导向为全球客户提供更加高效的设计验证解决方案。


欲了解思尔芯更多信息,请点击:https://www.s2ceda.com


获取方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下原型验证配套工具? (可多选)
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
您是否需要其他工具资讯?(可多选)
架构设计
软件仿真
硬件仿真
数字调试
形式验证
想要更多了解,您是否需要产品选型指南?
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
企业微信咨询
TOP
企业微信咨询