2024 RISC-V中国峰会将于8月19至25日举办。本次峰会以杭州为轴心，辐射全国乃至全球RISC-V生态，通过一系列精心策划的活动，深度探讨RISC-V技术的无限可能，携手推动人工智能和高性能计算等多个领域的革新与发展。同期间8月21日至23日，还将举行由企业、科研学术机构等组织的论坛、研讨会、开发者体验活动等形式丰富的同期活动。
作为国内首家数字EDA供应商，思尔芯受邀参加本次会议，不仅将携其创新成果进行精彩的演讲，还将在展台上呈现多维的Demo体验，为与会者带来一场视觉与智慧的双重盛宴。在专属演讲中，思尔芯将介绍一种新的系统验证的方式，提出了一种架构模型与FPGA运行时的数据交互方式及数据分析方法，敬请期待。
演讲题目
基于RISC-V的架构级建模及使用其进行混合仿真验证方法
摘要
对RISC-V进行架构级建模的价值
架构级仿真数据与FPGA验证的数据交互机制
基于FPGA和系统级仿真模型的混合仿真验证架构
混合仿真过程中的性能数据统计及分析方法
欲了解思尔芯更多信息，请点击：https://www.s2ceda.com
-889.png)
