演讲预告| Andes RISC-V CON全球巡回展,思尔芯邀您共同探索RISC-V

演讲预告| Andes RISC-V CON全球巡回展,思尔芯邀您共同探索RISC-V
2024-03-21

当前RISC-V技术,以其开源性、简洁性及高度可扩展性,在各个领域中发挥着日益重要的作用。2024年3月28日至6月11日,2024 Andes RISC-V CON将在新竹、上海、深圳、东京及圣何塞巡回举办。

本次大会的主题为“深探车用、AI、应用处理器与安全技术趋势”,旨在深入探讨RISC-V在市场动态和发展趋势上的最新进展。大会将聚集众多RISC-V生态系统的核心伙伴,他们通过精彩的专题演讲和生动的现场展示,共同勾勒出RISC-V领域的国际趋势和技术发展的最新动态。

在这一技术盛宴中,思尔芯作为国内首家数字EDA供应商,受邀参加此次巡回峰会,发表重磅演讲,更在现场带来精彩展台。展台将重点展现思尔芯在数字前端EDA领域的技术成果和创新,以及如何有效地支持RISC-V架构。同时,思尔芯副总裁陈英仁先生受邀发表名为思尔芯原型验证:赋能RISC-V,加速芯片开发的专题演讲。重点探讨思尔芯的芯神瞳原型验证在RISC-V的相关技术创新。并通过实际案例展示如何有效地赋能RISC-V架构,进而加速应用开发与落地。



演讲信息


时间&地点

上海场 2024/04/09
09:30 – 17:30

上海东锦江希尔顿逸林酒店


深圳场 2024/04/11
13:30 – 17:30
深圳东方银座美爵酒店
题目

思尔芯原型验证:赋能RISC-V,加速芯片开发


演讲人

ying.png
陈英仁
思尔芯副总裁



其他场


新竹场 2024/03/28,13:00 - 18:00

东京场 2024/05/16,13:00 - 17:00

圣何塞 2024/06/11,09:00 - 16:00


本次大会不仅是一个技术交流的平台,更是一个共同探索RISC-V无限潜力和开创多元应用愿景的机会。让我们共襄盛会,与业界专家一起,探索技术的新边界。

期待您的莅临,共同见证这一刻不可错过的技术盛事!


欲了解思尔芯更多信息,请点击:https://www.s2ceda.com







获取方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下原型验证配套工具? (可多选)
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
您是否需要其他工具资讯?(可多选)
架构设计
软件仿真
硬件仿真
数字调试
形式验证
想要更多了解,您是否需要产品选型指南?
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
企业微信咨询
TOP
企业微信咨询