思尔芯邀您共聚 2023 DVCon China,深度探讨如何加速SoC设计

思尔芯邀您共聚 2023 DVCon China,深度探讨如何加速SoC设计
2023-09-05

2023 DVCon China 将于9月20日上海淳大万丽酒店举行。思尔芯受邀出席此次会议,并将深度探讨思尔芯的产品和技术,如何协助用户加速SoC设计。

在本次会议上,思尔芯研发中心副总裁陈正国先生将分享如何面对当前先进的SoC设计和验证的挑战。目前先进SoC设计通常涉及多个处理核心,如CPU、GPU和NPU,以及复杂的系统连接方式。这样的复杂性带来了多重设计验证挑战。验证过程需要在多个阶段进行:包括单个IP(知识产权)模块、整体系统、固件和软件等。每个阶段都有其自己的一套验证方法,同时还需要考虑逻辑规模、电能效率、高速数据通信和调试策略。

为了更高效地进行系统级验证,思尔芯通过架构设计工具“芯神匠”,软件仿真工具“芯神驰”,硬件仿真工具“芯神鼎”,在国内市场占据主导地位的原型验证工具“芯神瞳”,以及提供全面支持的EDA云,提高设计验证的全面性,加速产品上市周期。


演讲信息

时间

2023/9/20 周三

地点

异构验证加速先进SoC设计

Heterogeneous Verification to Accelerate the Innovative SoC Design


思尔芯副总裁 陈正国.png

演讲人

思尔芯副总裁 陈正国


陈正国先生是一位高级产品研发专家,目前担任思尔芯副总裁,主要负责产品和项目管理。陈正国先生在ASIC/SoC原型设计和EDA领域拥有超过15年的经验,自2009年加入思尔芯以来,一直专注于原型验证系统和EDA 软件解决方案的研究、规范开发、项目管理和产品推广,主导了多代原型验证解决方案的成功和快速发展。

我们期待您的光临,共同探讨和推动电子设计自动化行业的未来发展。








获取方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
AMD VP1802
AMD VP1902
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下原型验证配套工具? (可多选)
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
您是否需要其他工具资讯?(可多选)
架构设计
软件仿真
硬件仿真
数字调试
形式验证
想要更多了解,您是否需要产品选型指南?
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
企业微信咨询
TOP
企业微信咨询