作者: 邵逸琦 | 来源：半导体行业观察
在近期的ISEDA大会开幕式上，东南大学校长、中国科学院院士黄如指出，进入"后摩尔时代"的半导体技术面临着机遇与挑战。他强调，广大研究者不仅要着眼新技术、新未来，更要聚焦发展实际，将EDA技术水平提高与行业实际应用相结合，并呼吁产学研一体，共建生态系统。
思尔芯董事长兼CEO林俊雄也表示：“中国EDA处在高速发展期，但依然存在两个难点，一是国产EDA生态尚不健全；二是国内EDA人才极其匮乏。”
EDA生态系统的构建并非易事，其中，EDA人才的培养问题居于核心地位。由于EDA本身技术壁垒高、创新强、周期长，涉及的学科又包含计算机、数学、物理、算法和人工智能等多个领域，因此所需的人才应具有广阔视野、多元化技能，并能够将理论知识运用到实践中，而不能仅停留在课本和理论研究上。
为此，EDA产业必须参与到人才培养过程中，与高校深度合作，让学校和学生了解到EDA领域的实际需求，通过实践训练来掌握实用技能，实现产学深度融合，培养一大批具有国际水平的科技人才和创新团队。
“集成电路EDA设计精英挑战赛”的火热举办正推动这一目标的实现。这一竞赛旨在培养人才，搭建学术交流平台，提升学生在集成电路EDA领域的创新设计和工程实践能力。思尔芯等领先企业与高校联手，投入资源，推动EDA产业人才项目，致力于探索和实现新的EDA人才培养模式。
从2019年开始的“集成电路EDA设计精英挑战赛”（简称“EDA大赛”）现已成功举办五届。这个比赛以企业实际技术需求和探索方向为题目，鼓励学生通过实践来掌握EDA技术，并解决芯片验证中的难题。
思尔芯，作为国内领先的EDA企业，已经连续三年支持“EDA大赛”，并深度参与到比赛题目的设定中。为了满足产学研结合的需求，提出了一个以应用为导向，并与EDA实际需求紧密相关的题目：“动态组网迭代划分算法设计（数字集成电路设计方向）”。
随着数字电路设计的复杂性逐步提升，逻辑仿真和快速原型设计需要将电路设计划分为多份，再将这些划分分配给多个FPGA系统进行仿真和验证。在传统方式中，FPGA系统的组网和连接关系需要人工预设，然后根据这些约束对电路进行划分。但这样的人工预设组网约束可能并不合理，往往会导致划分失败，或者迭代优化效率低下，划分质量不理想等问题。
本次题目提出了一个新的挑战，即需要一种新的动态组网迭代划分算法。这种算法需要能够满足划分约束，进行迭代优化，并输出最优的划分结果和组网方案。这个题目重点在于解决实际工程实施的问题，并提升设计质量。且它以市场需求为导向，实际解决芯片设计验证中的难题，从而加速验证的收敛，提升电路设计的效率和质量。
如果学生能够解决“动态组网迭代划分算法设计”这类实际而复杂的问题，这表明他们已经发展为具备复合型技能的人才。他们不仅拥有深厚的理论知识，还具备在实践中解决问题的能力。
这类复合型人才正是当今集成电路行业所需要的，因为他们能够以应用为导向，直面实际工程中的难题。他们不仅理解电路设计的基本原理，而且能够有效地将这些原理应用于实际的电路设计问题中，解决复杂的设计挑战，提升整个设计的效率和质量。更重要的是，他们的存在将促进产学之间的深度融合，未来将不断推进EDA技术的发展，并引领整个行业向前发展。
这道赛题吸引了更多在校学生积极参与EDA设计比赛。来自全国各地的参赛队伍报名，最终捷报频出，战果斐然。经过近半年的激烈角逐，最终1支赛队获得一等奖，2支赛队获得二等奖，3支赛队获得三等奖，1支赛队获得优胜奖。其中，来自香港中文大学的赛队“EDAxFPGA”获得思尔芯企业特别奖。而来自西安电子科技大学的赛队“过于先进，不便展示”入围总决赛路演，角逐了最终的麒麟杯及精英杯大奖。
有着近 20 年 EDA 技术的积累与传承的思尔芯，今年再度助力EDA大赛，也是为了让更多高校学生全方位了解什么是EDA，吸引并发掘更多EDA人才，为EDA产业的发展提供了“芯”血液。而人才的培养，始终离不开合适的舞台，只有充分的实践成果展示，才能让更多优秀的高校学生得以脱颖而出，对于重视人才的思尔芯来说，覆盖近百所高校，集聚数千名学生的EDA大赛，无疑是最合适的选择。
从更宏观的角度来看，通过这种产学合作的模式，一方面，能帮助EDA行业发掘培育更多人才，为行业注入新的活力和血液，另一方面，高校和思尔芯之间的紧密合作也能推动 EDA 技术的发展和应用，为行业提供更多的创新和解决方案。
思尔芯一直以来致力于担负整个生态领导者的责任，联合上下游产业链，和高校专家一起，打造EDA产业人才项目，逐步探索出以学科竞赛为起点，以产业人才培养项目探索和推动的新模式。如今已和西安电子科技大学等知名高校建立起联系，共同开展 EDA 人才培养项目，在技术研发项目、教学资源共享、人才交流等方面展开了诸多合作。
致力于建设EDA生态的思尔芯，不仅数年来持续赞助挖掘培育人才的EDA大赛，同时也在EDA产业中不断深耕，通过想芯片厂商之所想，推出满足芯片设计发展需求的解决方案。
据外媒Semiengineering统计显示，开发28nm芯片需要5130万美元投入，到了16nm，这个数字就飙升到1亿美元，7nm节点更是需要2.97亿美元，到了5nm节点，开发芯片的费用将达到5.42亿美元。
一块小小的芯片流片时，往往就是数千万美元乃至数亿美元的投入，倘若不能及时、彻底地发现芯片设计中潜藏的逻辑错误，就会带来巨额损失，这也让不少国产芯片厂商望而却步，打起了退堂鼓。
为了及时勘正错误，就需要对设计进行验证，作为芯片设计流程的重要步骤，验证贯穿了设计的每个阶段，具体到数字电路设计中，软件仿真、硬件仿真及原型验证则成为了设计和验证团队的常规选项。
所谓软件仿真是利用计算机软件模拟运行数字电路设计，进行功能仿真和验证，拥有易于使用、成本效益高，且具有复杂调试能力等优势。但在碰到大规模数字电路设计之后，结构日渐复杂，仿真所需要的时间也越长，软件仿真的效益受到了限制。
而思尔芯此前自主研发的 “OmniArk 芯神鼎”作为一款面向国产企业级硬件仿真系统，采用了超大规模商用可扩展阵列架构和机箱模块结构设计，其产品形态也覆盖了从桌面型到机柜型，同时运用到了AI技术（即Smart P&R），可以智能参数优化，大大提升PR的成功率，其包含一套便捷易用的软件系统，支持GUI图形界面和TCL脚本命令，集成编译、运行、调试的完整流程。目前“OmniArk芯神鼎”已在多个芯片设计头部企业推广使用，能满足汽车电子、CPU、AI、5G、云计算等多场景所需的复杂芯片验证。
此外，原型验证又是思尔芯一直以来的强项。原型验证可以为整个系统、固件以及软件提供一个早期而真实的硬件环境，在流片之前对整个系统进行整体的性能评估和瓶颈分析。还可以帮助芯片开发者提早进行嵌入式软件开发及软硬件协同设计，从而加快芯片产品上市速度，抢占市场先机。目前，思尔芯的Prodigy 芯神瞳原型验证解决方案是业内先进的数字芯片验证方案，已帮助全球600多家芯片企业加速开发设计和验证。
思尔芯作为数字前端验证 EDA 解决方案供应商，其解决方案已涵盖芯片设计验证的完整流程，从早期的芯片规划验证到软硬件协同验证都有相应的解决方案。丰富的产品线包含架构设计、软件仿真、硬件仿真、原型验证和验证云等，有着完善的功能验证布局。
在此次EDA大赛，对于“动态组网迭代划分算法设计”这一实际问题，思尔芯以出题、交流、指导一系列形式帮助同学们完成挑战，正是凭借其对数字芯片验证的深度理解和技术实力。
尤其是近20年积累的产品技术和市场经验，思尔芯对验证所需的编译、分割、算法等实际问题点都有着成熟的技术与更前沿的见解，并已成功应用于自研的原型验证（Prodigy 芯神瞳）、硬件仿真（ OmniArk 芯神鼎）等 EDA 工具上。这些技术的应用可以更好地支持工程师进行芯片验证工作，提高整个 SoC 设计的效率和质量，大大缩短整个芯片开发周期。
通过思尔芯的视角，可以发现产业和教育并非相去甚远，而是存在着非常密切的联系，通过大力推动产学融合，就有望为EDA产业发展提供全新的助力。
如今，作为集成电路产业发展的支撑性工具，EDA已经成为国内近来最热门的赛道之一，但目前国内的EDA仍处在起步阶段，想要追赶上三巨头的步伐，就需要稳扎稳打，不仅要重视客户需求，加强技术积淀和提升研发投入，更要着眼未来，加强与高校联系，吸引培育更多EDA人才，推动形成产学不分家的合作模式。
而将EDA全流程解决方案和人才发掘培育相结合的思尔芯，正在构筑一条自己的EDA生态之路。
-889.png)
