1. 设计调试有哪些手段？
基本I/O探测（Basic I/Os）
FPGA厂商在其软件生态系统中提供了多种I/O探测工具，包括VIO IP核、信号源和探针编辑器，这些工具通常通过JTAG进行监控和驱动。而思尔芯的I/O调试功能更加丰富，思尔芯的Player Pro软件通过以太网增强了远程诊断能力，使调试过程更加高效便捷。此外，除了虚拟接口，我们也有物理控制接口，集成了多个基本I/O，如按键、DIP开关、GPIO和UART等，使设计中的交互操作更加直观便捷。
信号级调试（Signal Level Debugging）
信号级调试是原型验证中最基础且常用的调试方法，主要通过探测设计中的内部信号来诊断问题。思尔芯的Player Pro软件在此领域表现尤为出色，能够帮助设计人员轻松将内部信号引出并分配给I/O，从而更有效地进行调试。思尔芯还提供了多种扩展卡，方便用户进行针脚连接，亦可搭配3.3V电压转换，此外还增加了额外的按钮和开关接口以及外部逻辑分析仪的连接接口，进一步提高了调试的灵活性和效率。
基于协议的调试（In-System Protocol Debugging）
当FPGA原型与真实世界的数据进行交互时，基于协议的调试尤为重要。思尔芯提供90多种子卡与参考设计，如MIPI D-PHY、HDMI、DisplayPort、PCIe、USB、以太网等，支持多种协议的系统内测试，同时提供定制化解决方案，优化系统级测试与调试，确保原型验证顺利进行。
总线事务调试（Bus Transaction Debugging）
在复杂SoC设计中， AXI已成为主流协议，所以有效的AXI总线事务调试是非常关键的。思尔芯的ProtoBridge解决方案通过PCIe提供约4GB/s的高带宽，实现AXI事务的高性能桥接。该解决方案包括一个AXI桥接的IP，便于与测试设计连接，同时还提供PCIe设备驱动程序和API，支持开发基于软件的激励，很适合软硬件协同开发，可以把大数据如视频和软件操作系统、软件应用等从PC高速传到DUT上。此外，思尔芯的原型验证已内建大约10Mbps的以太网调试，支持设计中存储器映射AXI从设备的快速读写访问，可以满足低带宽的AXI调试需求。
深度逻辑分析调试方案
FPGA厂商的嵌入式逻辑分析仪（如SignalTap、ChipScope）常用于单FPGA原型验证调试，存储片上SRAM中的信号并通过JTAG读取。但对于深度调试或多FPGA级联，用户常面临内存不足和跨FPGA调试挑战。虽然部分FPGA厂商的ILA支持跨时钟域及多FPGA间的交叉触发功能，但有着非常多的限制。但对于多FPGA的信号级探测，思尔芯的MDM Pro方案能高效并发调试多达8个FPGA，配备64GB DDR4内存，支持深度信号跟踪，可捕获16K条信号（每组2K探针，共8组），无需重编译FPGA。这一解决方案通过将MDM Pro预构建到我们的Quad 10M和Quad 19P逻辑系统中，提升了生产力。其触发设置设计也十分直观，且与FPGA厂商的非常相似，并支持多FPGA的交叉触发，确保了工程师在使用时能够顺畅过渡。MDM Pro还支持IP和编译（Compile）两种模式，IP模式下设计人员可在RTL中实例化MDM客户端，以连接他们希望捕获的信号。亦可以在编译模式下使用Player Pro指定需要捕获的信号，从而提供了一种高效且多样化的调试方式。
2. 结尾
经过上述探讨，我们不难发现，面对日益复杂的设计验证挑战，尤其是在多FPGA环境中，思尔芯以其多样化且高效的调试策略，从容应对从简单到复杂的各种挑战，全面助力工程师加速设计验证，缩短产品上市时间。
点赞、关注加转发，为你带来更多EDA硬核科普。
-889.png)
